El grupo de investigación en Dispositivos Electrónicos de la Universidad de Granada (UGR) participa en la red de excelencia SINANO (Silicon-based Nanodevices), que reúne a los mejores equipos de investigación en semiconductores de Europa con el objetivo de formular un programa de investigación que sea complementario a las necesidades de NanoCMOS (Complementary Metal Oxide Semi-conductor).
Así, este último es un proyecto que se centra en las actividades de I+D necesarias para desarrollar los procesos de fabricación de los chips más avanzados, informó Andalucía Investiga en un comunicado.
La red SINANO aúna un total de 44 universidades, centros de investigación y empresas, procedentes de 16 países, para contribuir de alguna forma al desarrollo de dispositivos fabricados con silicio.
Según el catedrático del Departamento de Electrónica y Tecnología de Computadores de la UGR, Francisco Gámiz Pérez, la tendencia en microelectrónica es hacerlo todo cada vez más pequeño, es decir, "un dispositivo con dimensiones muy reducidas ofrece más y mejores prestaciones, pues esto supone un funcionamiento más rápido del mismo y la posibilidad de incorporar en un único chip millones de dispositivos con funciones diferentes".
Los chips o circuitos integrados están formados por diversos componentes electrónicos fabricados sobre el mismo substrato de silicio, de forma que se aprovecha también las propiedades semiconductoras de este material.
Sin embargo, según los expertos, este soporte convencional presenta serias limitaciones físicas cuando las dimensiones de los dispositivos se acercan a la barrera del nanómetro, lo que ha obligado a la industria semiconductora a buscar e implementar nuevas técnicas para la fabricación de circuitos integrados como la utilización de nuevos materiales o la utilización de nuevas estructuras de dispositivos.
En esta línea, tienen mención especial las actividades desarrolladas alrededor de la que es considerada hoy por este sector como la tecnología del futuro: la tecnología de silicio sobre aislante (SOI).
Así, esta es una técnica mediante la que se sitúa una delgada capa de silicio, que sostiene los transistores de los chips, sobre un material aislante, lo que permite diseños de unos pocos de nanómetros.
Como explicó el investigador, "el aislante permite colocar estos transistores muy próximos entre sí, ya que evita las interacciones o ruidos entre ellos, lo que se traduce en un ahorro de espacio y una mayor funcionalidad de los circuitos electrónicos que permite a su vez el desarrollo de productos comerciales más competitivos.
La red SINANO incorpora expertos en ciencias de los materiales, tecnologías de fabricación, arquitecturas e interconexiones para dispositivos, así como en la caracterización, la modelización y el trabajo de simulación relacionados necesarios para pasar de un nodo -tamaño mínimo de un dispositivo- de 45 nanómetros a un nodo de 32 nanómetros. Como indica Francisco Gámiz, "el tamaño comercial actual se encuentra en 90 nanómetros, aunque ya existen aplicaciones comerciales en el nodo de 65 nanómetros".
Dentro de esta red, la labor de los científicos granadinos está relacionada con el modelado y simulación de los dispositivos fabricados por los grupos tecnólogos que conforman la red. A partir de unas especificaciones técnicas y aplicaciones futuras de los dispositivos, los investigadores granadinos construyen modelos matemáticos al respecto, lo que les permite simular el funcionamiento de los dispositivos, de manera que se entienda en primer lugar su comportamiento para posteriormente permitir la optimización de su diseño.
No hay comentarios:
Publicar un comentario